SIR (Surface Insulation Resistance) 通常用来作电路板的相信性试验，其方法为在印刷电路板(PCB)上将成对的电极交错连接成梳形电路(Pattern)，并印上锡膏(solder paste)，然后在肯定高温高湿的环境下持续地给予肯定偏压(BIAS VOLTAGE)，经过肯定长时间的试验(24H,48H,96H,168H)并观察线路间是否有瞬间短路或出现绝缘失效的缓慢漏电情形发生。

这个试验也有助看出锡膏中的助焊剂或其他化学物品在PCB板面上是否有残留任何会影响电子零件电气特征的物质。一样平常我们使用这个方法来量测静态的外观绝缘电阻(SIR)与动态的离子迁移征象(ION MIGRATION)，另外，它也可以拿来作 CAF(Conductive Anodic Filament，导电性细丝物，阳极性玻纤纤维之漏电征象)试验。

注：CAF重要在测试助焊剂对PCB板吸湿性及玻璃纤维外观星散的影响。

       外观绝缘电阻(SIR)被广泛用来评估污染物对组装件可靠度的影响。跟其他方法相比，SIR的好处除了可侦测局部的污染外，也可以测得离子及非离子污染物对印刷电路板(PCB)可靠度的影响，其结果远比其他方法(如清洁度试验、铬酸银试验…等)来的有用及方便。

      因为如今的电路板布线越来越密，焊点与焊点也越来越近，所以这项实验也可作为锡膏助焊剂的可用性评估参考。

Comb Pattern,梳形电路是一种「多指状」互相交错的密集线路图形，可用在板面清洁度、绿漆绝缘性等进行高电压测试的一种特别线路图形。

SIR 量测标淮：IPC-TM-650

▼SIR实验用的测试板，一片板子有四组成对的电极交错连接成梳形图案(Pattern) 

▼单独把一组SIR实验用成对的电极交错连接成梳形图案(Pattern)放大图 

量测SIR时要在梳形图案(Pattern)上印上锡膏，然后垂直放入已印有锡膏的SIR测试板并置于环境试验机中，还要在其正、负极加上 45~50VDC 的偏压，环境实验的条件如下：

85+/-2℃ + 20%RH 3小时 

↓ 至少15分钟 

85+/-2℃ + 85%RH 至少1小时后开始加 50VDC 偏压 

↓ 24小时后用 100VDC 量测 SIR 值 

↓ 再24小时后用 100VDC 再量测 SIR 值 (共48小时) 

↓ 再48小时后用 100VDC 再量测 SIR 值 (共96小时) 

↓ 再96小时后用 100VDC 再量测 SIR 值 (共168小时)

每隔一段时间纪录SIR的转变。

更多纳米防水资讯请关注纳米防水微信号: nanowp